作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
ESD保护电路已经成为CMOS集成电路不可或缺的组成部分,MOS器件的栅氧化层面积小、厚度薄,因此在测试、封装和应用过程中,来自人体或设备的静电电荷可产生的高达几千伏以上的电压,足以使栅氧化层击穿,造成器件失效.根据选用的CSMC 0.5μmFEOL 0.35μm BEOL Mixed Signal工艺推荐的ESD保护结构,完成输入级、输出级及电源地的ESD电路设计,同时根据版图设计规则,完成了芯片端口ESD设计.
推荐文章
CMOS集成电路中ESD保护技术研究
静电放电
失效模式
ESD保护电路
栅耦舍
0.6 um工艺NMOS ESD保护电路版图优化
ESD
版图优化
DCGS
SCGS
GGNMOS
一种新型互补电容耦合ESD保护电路
静电放电
保护电路
互补式电容耦合电路
一种CMOS新型ESD保护电路设计
静电放电(ESD)保护
栅极接地NMOS
抗静电
电流集边效应
低成本
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于CSMC 0.5微米混合信号工艺的ESD保护电路实现
来源期刊 微处理机 学科 工学
关键词 ESD保护电路 输入级电路设计 输出级电路设计 电源地电路设计 版图设计 混合信号工艺
年,卷(期) 2017,(5) 所属期刊栏目 大规模集成电路设计、制造与应用
研究方向 页码范围 8-11
页数 4页 分类号 TN306
字数 1517字 语种 中文
DOI 10.3969/j.issn.1002-2279.2017.05.003
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 李湘君 中国电子科技集团公司第四十七研究所 4 10 2.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (10)
共引文献  (22)
参考文献  (8)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1990(2)
  • 参考文献(0)
  • 二级参考文献(2)
1992(1)
  • 参考文献(0)
  • 二级参考文献(1)
1993(1)
  • 参考文献(0)
  • 二级参考文献(1)
1994(1)
  • 参考文献(1)
  • 二级参考文献(0)
1996(1)
  • 参考文献(1)
  • 二级参考文献(0)
1997(2)
  • 参考文献(0)
  • 二级参考文献(2)
1999(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(1)
  • 参考文献(1)
  • 二级参考文献(0)
2002(2)
  • 参考文献(1)
  • 二级参考文献(1)
2003(2)
  • 参考文献(1)
  • 二级参考文献(1)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(1)
  • 参考文献(0)
  • 二级参考文献(1)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2010(1)
  • 参考文献(1)
  • 二级参考文献(0)
2017(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
ESD保护电路
输入级电路设计
输出级电路设计
电源地电路设计
版图设计
混合信号工艺
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微处理机
双月刊
1002-2279
21-1216/TP
大16开
沈阳市皇姑区陵园街20号
1979
chi
出版文献量(篇)
3415
总下载数(次)
7
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导