基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
基于FPGA,采用FPGA内部相移时钟,设计了一种可配置任意整数半整数50%占空比的时钟分频电路.以环形触发器电路为主要分频电路,根据各相移时钟的相位关系调整输出时钟占空比.设计结合时钟的相位关系与分频时钟周期的关键点,以多输入差分锁存结构完成输出时钟的占空比调整,最终实现整数、半整数分频.最后对电路进行了仿真验证.
推荐文章
基于FPGA的等占空比任意整数分频器的设计
FPGA
整数分频器
等占空比
电路仿真
基于FPGA的等占空比任意整数分频器的设计
FPGA
整数分频器
等占空比
电路仿真
分频系数为半整数分频器的CPLD设计
数字逻辑电路设计 VHDL 硬件 描述语言 CPLD CAD
基于CPLD/FPGA的半整数分频器的设计
FPGA
2.5分频器
1.5分频器
半整数分频器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于FPGA可配置任意整数半整数50%占空比时钟分频的实现
来源期刊 电子与封装 学科 工学
关键词 FPGA 占空比 整数半整数分频 差分
年,卷(期) 2017,(1) 所属期刊栏目 电路设计
研究方向 页码范围 32-34
页数 3页 分类号 TN402
字数 1664字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 王兴宏 3 4 1.0 2.0
2 涂波 2 4 1.0 2.0
3 闫华 7 13 2.0 3.0
4 张艳飞 6 18 3.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (2)
共引文献  (22)
参考文献  (2)
节点文献
引证文献  (4)
同被引文献  (12)
二级引证文献  (1)
1999(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2017(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2018(2)
  • 引证文献(2)
  • 二级引证文献(0)
2019(1)
  • 引证文献(1)
  • 二级引证文献(0)
2020(2)
  • 引证文献(1)
  • 二级引证文献(1)
研究主题发展历程
节点文献
FPGA
占空比
整数半整数分频
差分
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子与封装
月刊
1681-1070
32-1709/TN
大16开
江苏无锡市惠河路5号(208信箱)
2002
chi
出版文献量(篇)
3006
总下载数(次)
24
总被引数(次)
9543
论文1v1指导