作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
CMOS电路由于寄生结构的影响,在大电流的情况下,易发生闩锁效应.如有该效应发生,极有可能导致芯片烧毁.一般从电路设计和版图设计两个方面可以减少闩锁效应的产生,同时在工艺方面采取措施可进一步降低闩锁效应,采用外延厚度的控制是比较有效的方式之一.通过外延技术降低衬底寄生电阻Rp的阻值,保证在大电流的情况下,减少寄生三极管导通概率,从而减少闩锁效应的发生.通过仿真验证,明确了外延厚度与CMOS倒相器闩锁特性的关系,获得了外延厚度的最佳值,在极限情况下,外延1.5μm CMOS倒相器抗闩锁能力比30μm外延高8.3倍左右.
推荐文章
体硅CMOS电路瞬时电离辐射下的自洽防闩锁机理分析
瞬时辐射
闩锁
剂量率
CMOS集成电路
高温SOI CMOS 倒相器瞬态特性的研究
高温
互补金属-氧化物-半导体倒相器
瞬态特性
基于RHBD技术CMOS锁存器加固电路的研究
CMOS
抗辐射加固
RHBD技术
DICE
D-Latch
阈值LET
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 外延厚度对CMOS倒相器闩锁特性的影响研究
来源期刊 微处理机 学科 工学
关键词 外延厚度 闩锁特性 CMOS倒相器
年,卷(期) 2017,(5) 所属期刊栏目 大规模集成电路设计、制造与应用
研究方向 页码范围 16-19
页数 4页 分类号 TN4
字数 1611字 语种 中文
DOI 10.3969/j.issn.1002-2279.2017.05.005
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 邵红 2 2 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (26)
共引文献  (4)
参考文献  (7)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
1955(1)
  • 参考文献(0)
  • 二级参考文献(1)
1994(2)
  • 参考文献(0)
  • 二级参考文献(2)
1995(1)
  • 参考文献(1)
  • 二级参考文献(0)
1996(1)
  • 参考文献(0)
  • 二级参考文献(1)
1998(2)
  • 参考文献(0)
  • 二级参考文献(2)
1999(3)
  • 参考文献(1)
  • 二级参考文献(2)
2001(2)
  • 参考文献(0)
  • 二级参考文献(2)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(6)
  • 参考文献(0)
  • 二级参考文献(6)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2007(5)
  • 参考文献(0)
  • 二级参考文献(5)
2009(1)
  • 参考文献(1)
  • 二级参考文献(0)
2010(1)
  • 参考文献(0)
  • 二级参考文献(1)
2011(2)
  • 参考文献(0)
  • 二级参考文献(2)
2012(1)
  • 参考文献(1)
  • 二级参考文献(0)
2013(1)
  • 参考文献(1)
  • 二级参考文献(0)
2015(1)
  • 参考文献(1)
  • 二级参考文献(0)
2017(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2019(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
外延厚度
闩锁特性
CMOS倒相器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微处理机
双月刊
1002-2279
21-1216/TP
大16开
沈阳市皇姑区陵园街20号
1979
chi
出版文献量(篇)
3415
总下载数(次)
7
论文1v1指导