基于全流程并行加速的改进数字下变频器设计?

• 作者: 吉炜寰 邹玉炜 黄磊
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 数字下变频器 坐标旋转数字式计算机 多相分解 抽取滤波
• 年，卷（期）: 2017,（1）
• 所属期刊栏目: 电子电路设计分析及应用
• 页码范围: 142-146
• 页数: 5页
• 分类号: TN45
• 字数: 3286字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2017.01.027

摘要

针对宽带通信雷达探测系统中高速率数据处理难度较大的问题,设计了一种全流程并行化处理的高速率数字下变频器,混频模块采用并行化的流水线坐标旋转数字计算机( CORDIC)对来自A/D的高速采样数据进行分组处理,以降低单个通道的数据率；抽取滤波模块采用多相滤波器进一步将高阶卷积网络进行并行化分解,减少不必要的乘累加运算。实验结果表明：最大处理速率由原先的131 MHz提高到了255 MHz,改进设计利用现有硬件条件大幅度提高了处理速度,减少了通带内信号的衰减。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	黄磊	东南大学电气工程学院	31	293	9.0	16.0
2	吉炜寰	河南职业技术学院电气工程系	11	26	4.0	4.0
3	邹玉炜	安阳师范学院物理与电气工程学院	9	4	1.0	1.0