JESD204 B协议中发送端同步电路设计与实现

• 作者: 姚亚峰 欧阳靖 谭宇 霍兴华
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 电路设计 JESD204B同步电路 Verilog HDL设计 SerDes接口
• 年，卷（期）: 2017,（1）
• 所属期刊栏目: 电子电路设计分析及应用
• 页码范围: 118-124
• 页数: 7页
• 分类号: TN46
• 字数: 2524字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2017.01.023

摘要

作为JEDEC最新的AD/DA采样数据传输协议,JESD204B协议新增了对多通道串行传输的同步支持。为了确保多通道同步传输的准确性,发送端同步电路采用Verilog HDL设计并实现了协议规定的码群同步,初始通道对齐与的同步字节替换等功能。 Modelsim仿真结果验证了发送端同步电路符合协议要求,Design Complier(0.18μm工艺库)综合结果表明电路在数据传输阶段的处理频率达到255.03 MHz,可应用于JESD204B高速串行接口电路设计中。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	姚亚峰	中国地质大学机械与电子信息学院	17	84	6.0	8.0
2	霍兴华	中国地质大学机械与电子信息学院	6	32	3.0	5.0
3	欧阳靖	中国地质大学机械与电子信息学院	4	13	2.0	3.0
4	谭宇	中国地质大学机械与电子信息学院	3	14	3.0	3.0