低抖动高线性压控振荡器设计与仿真分析

• 作者: 崔冰 徐锦里 杨骁
• 来源期刊: 华侨大学学报（自然科学版）
• 关键词: 锁相环 压控振荡器 浮空电容 相位噪声
• 年，卷（期）: 2017,（6）
• 页码范围: 858-861
• 页数: 4页
• 分类号: TN752.1
• 语种: 中文
• DOI: 10.11830/ISSN.1000-5013.201509027

摘要

设计一种应用于锁相环(PLL)电路的压控振荡器(VCO).该电路采用浮空电容结构,相对传统接地电容结构,可提高电容充放电幅值,减小时钟抖动.快速电平检测电路,使电路在未采用反馈和补偿的前提下,减小环路延时,从而实现高线性.电路采用CSMC 0.6μm CMOS标准工艺库实现.仿真结果表明:振荡频率为0.79,24,30 MHz时的相位噪声达到-128,-122,-120 dBc·Hz-1@1 MHz.通过调节外接电阻电容,使得电路在3～6 V电源电压下,输出100.0～3.0×107 MHz的矩形波,电路兼具低相位噪声和高线性特性.