一种基于EDA技术的I2C总线设计方法

• 作者: 李建微 罗永珍
• 来源期刊: 有线电视技术
• 关键词: I2C总线 Wishbone总线 Verilog HDL Modelsim FPGA
• 年，卷（期）: 2017,（9）
• 所属期刊栏目: 实践应用
• 页码范围: 98-101
• 页数: 4页
• 字数: 3222字
• 语种: 中文

摘要

I2C总线用于芯片之间的数据传输,由于它可以方便的嵌入到其他系统当中,所以该文设计了一种基于Wishbone总线协议控制下的I2C总线IP模块.它可支持多个从设备与主机CPU之间的相互通信,并分析了I2C的传输速率,且根据实际需求提高了传输速率.另外,它采用Verilog Hardware Description Language(Verilog HDL)语言设计实现I2C总线电路,并利用Modelsim软件对整个电路系统进行前仿后,再综合到门级电路中.本文也采用FPGA验证了其功能和方法的可行性与有效性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李建微	福州大学物理与信息工程学院	18	309	10.0	17.0
2	罗永珍	福州大学物理与信息工程学院	1	4	1.0	1.0