一种基于FPGA的多通道复用鉴相器的设计与实现

• 作者: 刘岩 康亚楠 张秀清 王晓君
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 多通道鉴相器 资源占用 生产成本 通道复用 仲裁单元 FIFO
• 年，卷（期）: 2017,（5）
• 所属期刊栏目: 电子电路设计分析及应用
• 页码范围: 1104-1107
• 页数: 4页
• 分类号: TN43|TN407
• 字数: 757字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2017.05.011

摘要

针对导航接收机中多通道鉴相器资源占用较多与生产成本较高的问题,提出了一种基于FPGA的多通道复用鉴相器方案.该方案通过仲裁单元与FIFO缓存器对多通道相关结果进行仲裁与缓存,首先将多通道并行结果缓存排序为单通道串行结果,随后将FIFO中的串行结果输入到鉴相器中,最终使多通道复用同一鉴相器进行计算与处理.整个跟踪环路中的鉴相器个数由原来的每一通道配置一个变为多个通道复用一个,从而降低了资源占用与生产成本.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王晓君	河北科技大学信息科学与工程学院	98	376	8.0	16.0
2	康亚楠	河北科技大学信息科学与工程学院	2	3	1.0	1.0
3	刘岩	河北科技大学信息科学与工程学院	12	25	3.0	4.0
4	张秀清	河北工业大学电气工程学院	14	40	4.0	5.0