基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
基于GF 130 nm CMOS工艺,设计了一种低参考杂散、高电源噪声抑制比(PSNR)的Ⅰ型锁相环.相较于电荷泵型锁相环,Ⅰ型锁相环存在锁定范围小、参考杂散性能差等缺点.此外,压控振荡器是对电源噪声敏感的模拟电路,电源线上的噪声会恶化振荡器的输出抖动性能.通过引入采样保持电路和电源电压整形器,降低了Ⅰ型锁相环的参考杂散和电源噪声敏感系数.仿真结果表明,设计的Ⅰ型锁相环的工作频率范围为2.1~2.8 GHz,参考杂散为一66 dBc,PSNR为-25 dB,功耗为10 mW,芯片占用面积为0.009 mm2.
推荐文章
一种低相噪低杂散1.08GHz锁相环设计
锁相环
相位噪声
参考杂散
锁相环有源滤波器设计及其对参考杂散的影响
有源环路滤波器
高阶锁相环
参考杂散
ADS仿真
一种FPGA实现的全数字锁相环
锁相环
全数字
FPGA
逻辑仿真
一种全数字锁相环的设计与应用
现场可编程逻辑阵列(FPGA)
全数字式锁相环(ADPLL)
平滑源切换
稳态相差
锁定时间
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种低参考杂散高PSNR的Ⅰ型锁相环
来源期刊 微电子学 学科 工学
关键词 Ⅰ型锁相环 参考杂散 电源噪声 CMOS集成电路
年,卷(期) 2017,(5) 所属期刊栏目 电路与系统设计
研究方向 页码范围 666-669
页数 4页 分类号 TN432
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 林福江 中国科学技术大学微纳电子系统集成研究中心 44 42 3.0 4.0
2 席娜 中国科学技术大学微纳电子系统集成研究中心 1 1 1.0 1.0
3 张吉利 中国科学技术大学微纳电子系统集成研究中心 3 7 1.0 2.0
4 叶棪 中国科学技术大学微纳电子系统集成研究中心 2 1 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (4)
共引文献  (3)
参考文献  (2)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
2007(1)
  • 参考文献(0)
  • 二级参考文献(1)
2009(1)
  • 参考文献(0)
  • 二级参考文献(1)
2010(1)
  • 参考文献(1)
  • 二级参考文献(0)
2013(1)
  • 参考文献(0)
  • 二级参考文献(1)
2015(1)
  • 参考文献(0)
  • 二级参考文献(1)
2016(1)
  • 参考文献(1)
  • 二级参考文献(0)
2017(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2019(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
Ⅰ型锁相环
参考杂散
电源噪声
CMOS集成电路
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学
双月刊
1004-3365
50-1090/TN
大16开
重庆市南坪花园路14号24所
1971
chi
出版文献量(篇)
3955
总下载数(次)
20
论文1v1指导