JPEG编码器的设计与VLSI实现

• 作者: 官俊涛 陈程俊 黄海
• 来源期刊: 应用科技
• 学科: 工学
• 关键词: JPEG Verilog 二维离散余弦变换变换 量化 熵编码 综合 布局布线 超大规模集成电路
• 年，卷（期）: 2017,（4）
• 所属期刊栏目: 现代电子技术
• 页码范围: 49-54
• 页数: 6页
• 分类号: TN47
• 字数: 3675字
• 语种: 中文
• DOI: 10.11991/yykj.201608006

摘要

随着图片和视频的信息量变得越来越大,对这些信息进行压缩和存储十分必要,设计了一种高性能的联合图像专家组(JPEG)图像编码器.首先,采用Verilog HDL语言对JPEG中二维离散余弦变换(DCT)、量化以及熵编码等关键模块进行了建模,并对各个模块分别进行了仿真和验证,通过比较MATLAB和Modelsim的仿真结果验证所设计功能模块的正确性;在此基础上,完成了JPEG编码器的整体设计,并选取标准测试图片对其进行功能验证,通过比较原始图片和重建JPEG图像得到PSNR值,验证结果表明所设计的JPEG编码器满足应用需求;最后,对JPEG编码器进行了超大规模集成电路(VLSI)硬件实现,在SMIC180 nm工艺下,用Synopsys Design Compiler对设计进行综合,用Cadence SOC Encounter对综合后的门级网表进行布局布线,物理实现结果如下:工作在100 MHz下,芯片的功耗为460 mW,最终布局布线之后的面积为10.7 mm2.所设计的编码器可以作为IP核应用于其他图像或者视频处理芯片之中.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	黄海	哈尔滨理工大学软件学院	18	69	5.0	7.0
2	陈程俊	哈尔滨理工大学软件学院	3	7	2.0	2.0
3	官俊涛	哈尔滨理工大学软件学院	3	7	2.0	2.0