基于SystemVerilog的同步FIFO的验证平台搭建

• 作者: 冯坤 刘世伟 曾维 杨明翰 邱玉泉
• 来源期刊: 无线电通信技术
• 学科: 工学
• 关键词: 验证流程 验证平台 SystemVerilog FIFO
• 年，卷（期）: 2017,（6）
• 所属期刊栏目: 综合电子信息技术
• 页码范围: 64-66,96
• 页数: 4页
• 分类号: TP391.8
• 字数: 1867字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-3114.2017.06.16

摘要

针对于传统验证平台利用Verilog搭建的验证平台效率低,准确度低的局限性,提出了一种基于SystemVerilog系统级语言的验证平台建模方法,可以有效地降低复杂度和设计风险.由于FIFO在大多数工程中利用率极高,也极易出现问题,通过对FIFO模块进行验证平台建模,可以有效地降低设计与验证的时序竞争风险,实现验证平台的复用和验证过程中的自动监测,并且在搭建验证平台的过程中阐述了基本的验证流程,以及结合SystemVerilog语言介绍了一些基本建模规则和技巧.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	曾维	成都理工大学信息科学与技术学院	21	31	4.0	4.0
2	邱玉泉	成都理工大学信息科学与技术学院	6	22	3.0	4.0
3	刘世伟	成都理工大学信息科学与技术学院	6	33	3.0	5.0
4	杨明翰	成都理工大学信息科学与技术学院	4	28	2.0	4.0
5	冯坤	成都理工大学信息科学与技术学院	4	18	2.0	4.0