200mm Trench MOSFET管用硅外延电阻率管控

• 作者: 刘勇 孙健 谭卫东
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: 自掺杂效应 Offset-chart 高温烘烤工艺
• 年，卷（期）: 2017,（6）
• 所属期刊栏目: 微电子制造与可靠性
• 页码范围: 36-40
• 页数: 5页
• 分类号: TN304.054
• 字数: 1827字
• 语种: 中文

摘要

200 mm重掺As衬底的MOSFET外延片在后续芯片制程中,由于还需要经历高温环节(大于1100℃),因此衬底中As的自掺杂效应将再次出现,从而使外延片边缘区域的电阻率降低明显.在外延过程中,需要将外延片边缘区域的电阻率有意控制略高于中心区域.在控制过程中通过引入Offset(差值)的管理方法,确保外延层边缘3mm区域与中心区域的偏差减小,从而实现片内管芯之间性能一致.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘勇		32	121	6.0	9.0
2	孙健		7	26	3.0	5.0
3	谭卫东		1	2	1.0	1.0