QC-LDPC译码器的FPGA设计实现与分析

• 作者: 王亚军 郑鹏宇 马志刚
• 来源期刊: 现代导航
• 学科: 工学
• 关键词: 准循环低密度校验(QC-LDPC)码 双修正最小和积译码算法 FPGA 译码器
• 年，卷（期）: 2017,（3）
• 所属期刊栏目: 专题研讨vv
• 页码范围: 204-209
• 页数: 6页
• 分类号: TN911
• 字数: 2675字
• 语种: 中文

摘要

本文提出一种针对准循环低密度奇偶校验(QC-LDPC)码的双修正型最小和积译码算法,设计了一种基于FPGA平台低资源占用率、短处理时延的QC-LDPC译码器,并分析了该译码器的译码性能、资源占用率、处理时延等性能,该译码器在不增加实现复杂度和难度的情况下,能有效减少译码迭代过程中的信息损失,提高译码性能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王亚军	中国电子科技集团公司第二十研究所	11	10	2.0	2.0
2	马志刚	中国电子科技集团公司第二十研究所	1	1	1.0	1.0