基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出了一种CPU设计方案,实现指令集为MIPS指令集中选取15条指令作为本CPU的基本指令,采用基本5步流水线CPU设计.分析了流水线CPU的逻辑结构与指令的处理过程,给出了取指阶段IF、译码阶段ID、执行阶段EX、内存访问阶段MEM、寄存器写回阶段WB阶段的设计与实现.对流水线产生的相关性问题,采用Bubble法和Forwarding法相结合的方法来消除相关性,在FPGA平台上进行了测试,测试结果表明,该方案符合设计要求.
推荐文章
自主设计精简指令集的流水线 CPU
CPU
RISC
流水线
相关性
汇编器
复杂指令集流水线系统设计
微处理器
复杂指令集
流水线
多端口存储器
读写冲突
64位MIPS指令处理器的流水线设计
MIPS
RISC
处理器
流水线
解决CPU流水线冲突技术的设计与实现
MIPS CPU
流水线
数据冲突
数据旁路
分支预测
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于MIPS指令集的流水线CPU设计与实现
来源期刊 实验室研究与探索 学科 工学
关键词 流水线 中央处理器 设计 指令集
年,卷(期) 2017,(8) 所属期刊栏目 计算机技术应用
研究方向 页码范围 148-152,172
页数 6页 分类号 TP332
字数 2433字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 张光照 河南经贸职业学院技术科学系 18 46 4.0 6.0
2 王仲英 河南经贸职业学院技术科学系 7 16 2.0 3.0
3 刘秋菊 郑州工程技术学院信息工程学院 5 8 1.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (41)
共引文献  (15)
参考文献  (14)
节点文献
引证文献  (7)
同被引文献  (28)
二级引证文献  (4)
1988(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(4)
  • 参考文献(0)
  • 二级参考文献(4)
2005(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(1)
  • 参考文献(0)
  • 二级参考文献(1)
2007(9)
  • 参考文献(2)
  • 二级参考文献(7)
2008(8)
  • 参考文献(2)
  • 二级参考文献(6)
2009(8)
  • 参考文献(2)
  • 二级参考文献(6)
2010(10)
  • 参考文献(3)
  • 二级参考文献(7)
2011(3)
  • 参考文献(0)
  • 二级参考文献(3)
2012(4)
  • 参考文献(2)
  • 二级参考文献(2)
2013(3)
  • 参考文献(1)
  • 二级参考文献(2)
2014(1)
  • 参考文献(1)
  • 二级参考文献(0)
2015(1)
  • 参考文献(1)
  • 二级参考文献(0)
2017(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2018(4)
  • 引证文献(4)
  • 二级引证文献(0)
2019(7)
  • 引证文献(3)
  • 二级引证文献(4)
研究主题发展历程
节点文献
流水线
中央处理器
设计
指令集
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
实验室研究与探索
月刊
1006-7167
31-1707/T
大16开
上海华山路1954号交大教学三楼456、457室
4-834
1982
chi
出版文献量(篇)
14661
总下载数(次)
46
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导