基于锁存器路径的静态时序分析在第三方验证中的应用

• 作者: 刘伟 刘国斌 左丽丽 祝周荣 陈云
• 来源期刊: 计算机测量与控制
• 关键词: 锁存器时序分析 计算机模型仿真 时间借入 时间借出 第三方验证
• 年，卷（期）: 2017,（9）
• 所属期刊栏目: 设计与应用
• 页码范围: 203-205,209
• 页数: 4页
• 分类号: TP273
• 语种: 中文
• DOI: 10.16526/j.cnki.11-4762/tp.2017.09.052

摘要

随着可编程逻辑门阵列(FPGA)设计规模的扩大,静态时序分析可有效减轻时序仿真的负担,缩短项目周期;常见的静态时序分析(STA)多是基于触发器(FF_ Based STA),对触发器的STA算法研究已经比较成熟;但FPGA综合后网表可能会产生锁存器,而锁存器的STA与触发器的STA在算法上存在差异;为保证在FPGA产品第三方验证工作中对STA路径分析覆盖率达到100％,有必要对基于锁存器的时序分析(Latch_Based STA)做研究;阐述了锁存器“时间借人”与“时间借出”的概念;分析了“锁存器宽裕时间(slack time)”特性,绘制了其函数图;在某FPGA第三方验证项目中使用STA工具Prime Time(一种计算机模型分析工具),分别对由“时间借入”、“时间借出”而导致“时序松弛”和“时序收紧”两种情况做了计算和分析,对STA路径分析覆盖率达到了100％,满足了第三方验证要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	左丽丽		5	18	3.0	4.0
2	祝周荣		10	19	3.0	4.0
3	刘伟		10	13	3.0	3.0
4	刘国斌		8	13	3.0	3.0
5	陈云		5	8	2.0	2.0