采样保持电路中全差分增益提高放大器设计

• 作者: 钱黎明 魏敬和
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: 增益提高 共模反馈 采样保持电路
• 年，卷（期）: 2017,（9）
• 所属期刊栏目: 电路设计
• 页码范围: 19-22
• 页数: 4页
• 分类号: TN752
• 字数: 1733字
• 语种: 中文

摘要

介绍了一种全差分增益增强CMOS运算放大器的设计和实现.该放大器用于12位20 MHz采样频率的流水线模/数转换器(A/D)的采样保持电路.为了实现大的输入共模范围,采用折叠式共源共栅放大器.主放大器采用开关电容共模反馈电路,辅助放大器则采用简单的连续时间共模反馈电路.该放大器采用CMOS 0.5 μm工艺,电源电压为3.3 V.Cadence Spectre仿真结果显示,在负载为6 pF的情况下,其增益为99 dB,单位增益带宽为318 MHz,相位裕度为53°.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	魏敬和	中国电子科技集团公司第五十八研究所	69	261	7.0	13.0
2	钱黎明	中国电子科技集团公司第五十八研究所	9	12	2.0	3.0