基于FPGA的S模式并行数据编解码器设计

• 作者: 严玉国 张战斌 李雷 杨宾峰
• 来源期刊: 弹箭与制导学报
• 关键词: 二次雷达 S模式 现场可编程逻辑门阵列 循环冗余校验 并行CRC算法
• 年，卷（期）: 2017,（5）
• 所属期刊栏目: 相关技术
• 页码范围: 127-130,135
• 页数: 5页
• 分类号: TN958.96
• 语种: 中文
• DOI: 10.15892/j.cnki.djzdxb.2017.05.030

摘要

在分析二次雷达S模式信号格式以及CRC原理的基础上,针对传统串行编解码器存在效率低的问题,提出了一种改进型的并行编解码器.在MATLAB中完成编解码器输入与输出关系的计算,根据计算结果,使用Verilog HDL语言在FPGA平台上完成了编解码器的设计,并在Modelsim软件中进行仿真验证.仿真结果表明,在短格式信号的编解码中,并行结构可以在一个时钟周期内完成数据的编解码工作,与传统串行编解码器相比,效率提高了56倍.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨宾峰	空军工程大学信息与导航学院	56	449	13.0	18.0
2	李雷	空军工程大学信息与导航学院	11	33	4.0	5.0
3	严玉国	空军工程大学信息与导航学院	14	51	4.0	6.0
4	张战斌	空军工程大学信息与导航学院	5	24	2.0	4.0