作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出了一种基于FPGA的多通道大容量FIFO设计方案.在高速数据采集板卡中,高速大容量FIFO决定了数据采集的深度与速度.为了满足高速数据采集板卡FIFO速度高、容量大以及体积小的要求,采用SDRAM与FPGA联合设计的方案.取SDRAM价格低、存储空间大、速度快的特点,同时利用FPGA解决SDRAM接口控制逻辑复杂的问题,将存储空间封装为FIFO接口.完成了SDRAM状态控制器、FIFO地址管理器以及FIFO逻辑接口的设计与实现.在Modelsim平台上完成了基于Micron Technolog公司SDRAM模型的数据读写仿真.最后,在一块PXI板卡上完成了实物测试,分析了时钟频率、延时参数以及读写速率对误码率的影响,并给出调整方案.实现了8路16M存储深度16bits位宽异步双口FIFO,读写速度可达128Mbps,为高速数据采集系统提供可靠的数据存储平台.
推荐文章
视音频延时器用大容量FIFO的设计
大容量FIFO
SDRAM
FPGA
延时器
基于FPGA的多通道FIFO存储控制器的设计与实现
FIFO
有限状态机
VerilogHDL
ModelSim
FPGA
存储控制器
轮询时间
资源利用率
基于FPGA的高速异步FIFO的设计与实现
FPGA
异步FIFO
高稳定性
Chip scope
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于FPGA的多通道大容量FIFO设计
来源期刊 电子测量技术 学科 工学
关键词 SDRAM FPGA FIFO PXI 高速采集系统
年,卷(期) 2017,(8) 所属期刊栏目 数据采集及信号处理
研究方向 页码范围 193-197
页数 5页 分类号 TN79+1
字数 2084字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 徐洋洋 2 21 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (87)
共引文献  (48)
参考文献  (10)
节点文献
引证文献  (14)
同被引文献  (74)
二级引证文献  (2)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(1)
  • 参考文献(0)
  • 二级参考文献(1)
2007(5)
  • 参考文献(0)
  • 二级参考文献(5)
2008(2)
  • 参考文献(0)
  • 二级参考文献(2)
2009(4)
  • 参考文献(1)
  • 二级参考文献(3)
2010(6)
  • 参考文献(0)
  • 二级参考文献(6)
2011(15)
  • 参考文献(0)
  • 二级参考文献(15)
2012(17)
  • 参考文献(0)
  • 二级参考文献(17)
2013(17)
  • 参考文献(1)
  • 二级参考文献(16)
2014(17)
  • 参考文献(0)
  • 二级参考文献(17)
2015(9)
  • 参考文献(6)
  • 二级参考文献(3)
2016(2)
  • 参考文献(2)
  • 二级参考文献(0)
2017(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
2018(3)
  • 引证文献(3)
  • 二级引证文献(0)
2019(8)
  • 引证文献(7)
  • 二级引证文献(1)
2020(4)
  • 引证文献(3)
  • 二级引证文献(1)
研究主题发展历程
节点文献
SDRAM
FPGA
FIFO
PXI
高速采集系统
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子测量技术
半月刊
1002-7300
11-2175/TN
大16开
北京市东城区北河沿大街79号
2-336
1977
chi
出版文献量(篇)
9342
总下载数(次)
50
论文1v1指导