用于广播电视CPCI监测仪的高速缓存电路

• 作者: 李卫国 焦杰
• 来源期刊: 电声技术
• 学科: 工学
• 关键词: 监测仪 CPLD SRAM FIFO
• 年，卷（期）: 2017,（4）
• 所属期刊栏目: 标准与检测
• 页码范围: 138-142,150
• 页数: 6页
• 分类号: TP37
• 字数: 4224字
• 语种: 中文
• DOI: 10.16311/j.audioe.2017.h4.29

摘要

介绍了一种采用CPLD和SRAM设计的高速数据缓存队列(FIFO)电路.采用双缓冲输入结构,并且当后级电路空闲时,能主动向外部推送数据.因为设计有总线仲裁逻辑,所以可以用较低的时钟频率进行高速的数据缓存与传输.不仅具有电路简单,成本低的优点,而且可靠性高,已经成功应用在广播电视CPCI监测仪中,用统一的接口电路实现了对有线、无线数字广播电视以及模拟广播电视全兼容.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李卫国		12	25	3.0	4.0
2	焦杰		13	2	1.0	1.0