ARM并行阵列机中的路由器设计

• 作者: 李卯良 杜丽娜 韩俊刚
• 来源期刊: 微电子学与计算机
• 关键词: 路由器 缓存机制 经典XY路由算法 核间通信 数据多播
• 年，卷（期）: 2017,（2）
• 页码范围: 73-76,82
• 页数: 5页
• 分类号: TP302
• 语种: 中文

摘要

针对ARM并行阵列机结构,提出了与之相适应的通信结构,采用4个路由器完成16个处理器内核之间的通信,有效地节约了面积.该路由器采用基于数据包交换的片上网络通信方式,内部运用缓存机制、经典的XY路由算法和专用的仲裁策略再加入数据多播,且处理器选用低功耗、高性能的ARM内核,通过采用以上机制能够有效降低数据传播延迟和功耗.实验结果表明采用该方案设计的路由器时钟频率最高可达406.009 MHz,能够满足该ARM阵列机对于通信速率的要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	韩俊刚	西安邮电大学电子工程学院	113	703	14.0	20.0
5	李卯良	西安邮电大学电子工程学院	7	9	2.0	3.0
6	杜丽娜	西安邮电大学电子工程学院	1	0	0.0	0.0