TP RAM的低功耗优化设计及应用

• 作者: 刘红侠 周清军
• 来源期刊: 计算机工程与应用
• 学科: 工学
• 关键词: 伪双口随机存储器(TPRAM) 单口随机存储器(SPRAM) 接口转换逻辑 自适应门控时钟 格雷码
• 年，卷（期）: 2017,（16）
• 所属期刊栏目: 工程与应用
• 页码范围: 237-240,257
• 页数: 5页
• 分类号: TN402
• 字数: 2902字
• 语种: 中文
• DOI: 10.3778/j.issn.1002-8331.1612-0104

摘要

针对SoC中TP RAM的面积及功耗较大问题,提出一种优化设计方法.通过将SoC中的TP RAM替换成SP RAM,在SP RAM外围增加读写接口转换逻辑,使替换后的RAM实现原TP RAM的功能,保持对外接口不变.为了进一步降低功耗,使用自适应门控时钟,对地址总线进行格雷编码.将文中方法应用于一款多核SoC芯片,该芯片经TSMC 28 nm HPC工艺成功流片,die size为10.5 mm×11.3 mm,功耗为17.07 W.测试结果表明,优化后的RAM面积减少了25.2%,功耗降低了43.07%.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘红侠	西安电子科技大学宽禁带半导体材料与器件教育部重点实验室	91	434	10.0	15.0
2	周清军	西安培华学院中兴电信学院	5	4	1.0	1.0