高速四相时钟电路设计

• 作者: 刘勇聪 王建业 王海龙
• 来源期刊: 测控技术
• 学科: 工学
• 关键词: RC网络 polyphase 差分时钟缓冲 时钟信号馈通
• 年，卷（期）: 2017,（9）
• 所属期刊栏目: 理论与实践
• 页码范围: 142-144,150
• 页数: 4页
• 分类号: TN453
• 字数: 1075字
• 语种: 中文

摘要

基于IHP 130 nm SiGe BiCMOS工艺,设计了一个由基于RC网络相移特性的polyphase移相器和差分时钟缓冲器组成的2 GHz四相时钟电路.因单阶polyphase带宽不足而设计了三阶polyphase级联提高带宽.采用HBT(heterojuntion bipolar transistor)差分时钟缓冲取代MOS(metal oxide semiconductor)单端时钟缓冲,实现更高时钟频率的同时,差分结构也能有效抑制流入采样电容的时钟信号馈通.各模块版图设计均采用高度对称结构来消除相位误差.仿真结果表明,差分输入2 GHz正弦波时,可输出4路相位相差90°方波时钟信号,时钟上升时间约15 ps,4路时钟相位误差小于2.2°,应用到4通道采样保持电路后可成功采样和保持8 GHz正弦输入信号.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王建业	空军工程大学射频及高速数字组件实验室	44	185	8.0	11.0
2	王海龙	空军工程大学射频及高速数字组件实验室	8	16	3.0	3.0
3	刘勇聪	空军工程大学射频及高速数字组件实验室	6	10	2.0	2.0