VLSI器件按比例缩小的发展趋势及挑战

• 作者: 徐光
• 来源期刊: 科技广场
• 学科: 工学
• 关键词: 阈值电压 互连线RC延迟 EJ-DTMOS
• 年，卷（期）: 2017,（4）
• 所属期刊栏目: 电力电子与机械控制技术
• 页码范围: 103-107
• 页数: 5页
• 分类号: TN47
• 字数: 4508字
• 语种: 中文

摘要

随着微电子技术的不断进步,集成电路进入超大规模集成电路(VLSI)时代,半导体器件的尺寸则达到了深亚微米量级,并且器件的尺寸还在进一步缩小.在器件缩小的过程中,出现了一些制约因素限制了器件的进一步发展,例如阈值电压减小的限制、杂质随机分布的影响、互连线延迟时间的影响等.只有很好的解决这些问题,电路的集成度才能有进一步发展的空间.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	徐光		3	13	2.0	3.0