基于FPGA verilog HDL的FSM设计

• 作者: 陈晓
• 来源期刊: 福建电脑
• 关键词: FSM verilog 设计
• 年，卷（期）: 2017,（3）
• 所属期刊栏目: 应用与开发
• 页码范围: 130-131
• 页数: 2页
• 字数: 1640字
• 语种: 中文
• DOI: 10.16707/j.cnki.fjpc.2017.03.070

摘要

本文主要介绍了有限状态自动机的分类与比较及状态编码,采用verilog HDL分别进行了一段式状态机、两段式状态机、三段式状态机三种设计.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈晓		9	13	2.0	3.0