基于FPGA的DDS信号发生器设计

• 作者: 李男男 蒋坚 贺军义
• 来源期刊: 计算机测量与控制
• 关键词: DDS FPGA Verilog HDL 分频
• 年，卷（期）: 2017,（2）
• 所属期刊栏目: 智能仪器与传感技术
• 页码范围: 231-233,237
• 页数: 4页
• 分类号: TP271+.5
• 语种: 中文
• DOI: 10.16526/j.cnki.11-4762/tp.2017.02.063

摘要

在FPGA芯片实现的DDS信号发生器已有一定的应用范围,为获得较宽的频率输出范围,一般需要存储相当数量的波形离散值,占用大量的芯片逻辑资源;这篇文章研究在存储较少量的波形离散值的情况下,通过对系统时钟进行分频,减小输出频率最小值,同时提高在低频处的频率分辨率,通过设定频率控制字为存储离散值个数的约数,保证输出波形重构良好、频率失真度低,节约芯片资源;该设计方案可输出多种波形,其中方波占空比亦可调节,将幅度调节设计在模拟运放电路中,可对幅度进行连续调节;整体设计软件化、模块化,易于调整和扩展;经验证,本设计方案可行,达到预期效果,有一定的工程指导意义和实用价值.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李男男	河南理工大学计算机科学与技术学院	4	32	3.0	4.0
2	贺军义	河南理工大学计算机科学与技术学院	9	49	3.0	7.0
3	蒋坚	河南理工大学计算机科学与技术学院	1	22	1.0	1.0