DDR3与FPGA接口的高速电路板信号完整性分析

• 作者: 谢锡海 金帅 韩连刚
• 来源期刊: 现代电子技术
• 关键词: 高速PCB 信号完整性 FPGA 反射 串扰
• 年，卷（期）: 2017,（22）
• 所属期刊栏目: 科学计算与信息处理
• 页码范围: 10-13
• 页数: 4页
• 分类号: TN911.6-34|TN919
• 语种: 中文
• DOI: 10.16652/j.issn.1004-373x.2017.22.003

摘要

由于芯片频率的提高,现今高速PCB设计的信号完整性问题的分析已经成为不可忽略的关键环节.以FPGA控制DDR3 SDRAM读写数据的高速PCB板为硬件平台,论述高速PCB设计中的反射、串扰等信号完整问题并以Cadence公司的SPECCTRAQuest仿真器作为仿真工具,提出并验证了抑制反射和串扰的方法.仿真结果表明,端接电阻可抑制反射,且不同端接方式以及驱动端频率不同,抑制反射的效果有所不同;改变布线间距及走线长度可抑制串扰.通过布线前和布线后的仿真来指导PCB的设计,保证了硬件平台的正常工作.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	韩连刚		5	11	2.0	3.0
2	谢锡海	西安邮电大学通信与信息工程学院	13	37	4.0	5.0
3	金帅	西安邮电大学通信与信息工程学院	1	9	1.0	1.0