基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对传统数字锁相环存在的反馈滞后造成系统动、静态性能退化的问题,提出一种消除反馈滞后一拍的方法,以无反馈滞后理想数字锁相环为参考模型,利用数字锁相环当前输出与上一时刻输出,计算得到与理想数字锁相环一致的结果,从而消除反馈滞后一拍.所提出的锁相环仅以两个乘法器的额外开销即可大幅增强锁相环的稳定性,并且使在s域内设计的性能指标能够在z域内严格实现,克服了传统数字锁相环性能退化的问题.仿真和实验结果表明,所提改进的数字锁相环阶跃响应和频率特性均与理想数字锁相环一致,显著提高了锁相环性能,所提新算法增加的计算量较少,具有较大的实际应用价值.
推荐文章
一种FPGA实现的全数字锁相环
锁相环
全数字
FPGA
逻辑仿真
一种全数字锁相环的设计与应用
现场可编程逻辑阵列(FPGA)
全数字式锁相环(ADPLL)
平滑源切换
稳态相差
锁定时间
一种基于FPGA的全数字锁相环设计
FPGA
verilogHDL
全数字锁相环(DPLL)
自动变模
一种自动变模控制的宽频带全数字锁相环
全数字锁相环
鉴频器
自动变模
宽频带
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种消除反馈延迟的全数字锁相环
来源期刊 电工技术学报 学科 工学
关键词 锁相环 反馈滞后一拍 滞后补偿 动态性能
年,卷(期) 2017,(20) 所属期刊栏目 电力电子
研究方向 页码范围 171-178
页数 8页 分类号 TM46
字数 4399字 语种 中文
DOI 10.19595/j.cnki.1000-6753.tces.170367
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 范瑜 北京交通大学电气工程学院 97 814 16.0 25.0
2 刘亚静 北京交通大学电气工程学院 27 48 4.0 6.0
3 孙高阳 北京交通大学电气工程学院 1 0 0.0 0.0
4 李秉格 北京交通大学电气工程学院 1 0 0.0 0.0
5 朱玉龙 北京交通大学电气工程学院 1 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2017(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
锁相环
反馈滞后一拍
滞后补偿
动态性能
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电工技术学报
半月刊
1000-6753
11-2188/TM
大16开
北京市西城区莲花池东路102号天莲大厦10层
6-117
1986
chi
出版文献量(篇)
8330
总下载数(次)
38
相关基金
国家自然科学基金
英文译名:the National Natural Science Foundation of China
官方网址:http://www.nsfc.gov.cn/
项目类型:青年科学基金项目(面上项目)
学科类型:数理科学
高等学校博士学科点专项科研基金
英文译名:
官方网址:http://std.nankai.edu.cn/kyjh-bsd/1.htm
项目类型:面上课题
学科类型:
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导