一种高速并串转换控制电路设计

• 作者: 刘海涛 吴俊杰 张理振 徐宏林
• 来源期刊: 半导体技术
• 学科: 工学
• 关键词: 并串转换 锁相环(PLL) 复接器(MUX) CMOS 低电压差分信号(LVDS)
• 年，卷（期）: 2018,（1）
• 所属期刊栏目: 半导体集成电路
• 页码范围: 31-35
• 页数: 5页
• 分类号: TN432
• 语种: 中文
• DOI: 10.13290/j.cnki.bdtjs.2018.01.004

摘要

串行接口常用于高速数据传输,实现多路低速并行数据合成一路高速串行数据.设计了一种高速并串转换控制电路,实现在低频时钟控制下,通过内部锁相环(PLL)实现时钟倍频和数据选通信号,最终形成高速串行数据流,实现每5路全并行数据可按照顺序打包并转换为1路高速串行编码,最后通过一个低电压差分信号(LVDS)接口电路输出.该芯片通过0.18 μmCMOS工艺流片并测试验证,测试结果表明在120 MHz外部时钟频率下,该并串转换控制芯片能够实现输出速度600 Mbit/s的高速串行数据,输出抖动特性约为80 ps,整体功耗约为23 mW.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘海涛		7	6	2.0	2.0
2	吴俊杰		8	8	2.0	2.0
3	张理振		4	3	1.0	1.0
4	徐宏林		3	2	1.0	1.0