三维集成电路绑定中测试成本缩减的优化堆叠顺序

• 作者: 倪天明 卞景昌 徐秀敏 方祥圣 梁华国 聂牧 黄正峰
• 来源期刊: 东南大学学报（英文版）
• 学科: 工学
• 关键词: 三维集成电路 绑定中测试成本 堆叠顺序 顺序堆叠 绑定失效
• 年，卷（期）: 2018,（2）
• 页码范围: 166-172
• 页数: 7页
• 分类号: TP306
• 字数: 634字
• 语种: 英文
• DOI: 10.3969/j.issn.1003-7985.2018.02.004

摘要

针对三维集成电路顺序堆叠测试成本高的问题,提出了一种用于绑定中测试成本降低的堆叠顺序优化方案.建立了新的测试成本模型,综合考虑了用于自动测试装备的测试时间和制造失效因素.提出了一种测试成本堆叠顺序和测试时间优化算法,通过约束测试带宽、测试功耗等条件,得到最小的测试成本和对应的最优堆叠次序.为了证明优化堆叠顺序对测试成本的影响,以金字塔型和倒金字塔型2种顺序堆叠作为比较基准并进行了比较.基于ITC’02 电路,实验结果表明,对于5 层的三维集成电路,在不同的约束条件下,优化的堆叠顺序测试成本相比于金字塔顺序堆叠平均可以减少13%,相对于倒金字塔顺序堆叠平均减少62%.此外,随着堆叠数目的增加,优化的堆栈顺序可节省更多的测试成本.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	梁华国	合肥工业大学电子科学与应用物理学院	192	1611	19.0	30.0
2	黄正峰	合肥工业大学电子科学与应用物理学院	101	590	14.0	19.0
3	方祥圣	合肥工业大学计算机与信息学院	9	54	2.0	7.0
4	徐秀敏	合肥工业大学电子科学与应用物理学院	8	5	2.0	2.0
5	卞景昌	合肥工业大学电子科学与应用物理学院	5	0	0.0	0.0
6	聂牧	合肥工业大学计算机与信息学院	4	0	0.0	0.0
7	倪天明	合肥工业大学电子科学与应用物理学院	4	0	0.0	0.0