考虑NBTI效应的逻辑门退化延迟模型

• 作者: 孙亚斌 李小进 王燕玲 石艳玲 郭海霞
• 来源期刊: 微电子学
• 学科: 工学
• 关键词: 负偏压温度不稳定性 逻辑门 可靠性设计 门延迟模型
• 年，卷（期）: 2018,（1）
• 所属期刊栏目: 模型与算法
• 页码范围: 98-102
• 页数: 5页
• 分类号: TN432
• 语种: 中文
• DOI: 10.13911/j.cnki.1004-3365.170103

摘要

基于45 nm PTM模型,采用Hspice对基本逻辑门进行了仿真,并使用Matlab对仿真数据进行了三维延迟曲面拟合.在这些仿真基础上,建立了关于输入信号翻转时间ti、输出负载电容CL、阈值电压变化量△Vth的传播延迟tp和输出翻转时间to的计算模型.采用时延模型对基准测试电路ISCAS85-C17进行了计算,并将计算结果与Hspice仿真数据进行了对比.结果表明,在仿真范围(ti=0～100 ps,CL=0～2 fF,△Vth=0～50 mV)内,该时延模型计算值与仿真数据的相对误差在±10％以内.该模型及其计算方法可适用于大规模数字IC的可靠性设计.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	石艳玲	华东师范大学电子工程系	47	205	8.0	12.0
2	李小进	华东师范大学电子工程系	32	83	5.0	7.0
3	王燕玲	华东师范大学电子工程系	8	13	3.0	3.0
4	郭海霞	华东师范大学电子工程系	2	0	0.0	0.0
5	孙亚斌	华东师范大学电子工程系	1	0	0.0	0.0