一种SoC低功耗模式设计与实现

• 作者: 史兴强 范学仕
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: SoC 低功耗 睡眠模式
• 年，卷（期）: 2018,（2）
• 页码范围: 40-45
• 页数: 6页
• 分类号: TN402
• 字数: 4964字
• 语种: 中文

摘要

为降低芯片功耗,提升性能,从系统级、结构级和RTL级3个层次提出了一种片上系统(System on Chip,SoC)芯片的低功耗设计方法,并在样片中得以验证.在系统级层面,根据SoC芯片的不同工作场合,在正常运行模式的基础之上,设计了睡眠、停止和待机3种低功耗模式.在结构级层面,将整个芯片划分为V DD、V DDA和V BAT 3个电压域,以降低系统功耗.在RTL级,针对不同的模式切换,设计了时钟管理技术,实现了对不同模式下不同时钟的控制.仿真和实验结果证明了设计的合理性,实测数据表明,睡眠模式最多降低59.1%的功耗,停止和待机模式降低了3~4个数量级.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	史兴强		4	22	3.0	4.0
2	范学仕		4	10	1.0	3.0