基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
为了降低测试成本,提高测试效率,将测试资源划分技术和测试端口复用技术相结合,基于ATE外部测试和BIST内部测试的优点,进行可测性设计.基于ATE的外部测试方法,设计了数字逻辑SCAN链和模拟IP测试模式.基于BIST内部测试方法,设计了MBIST电路,对Memory进行测试.为更高效地下载程序和功能验证,设计了支持标准SPI协议的通用测试接口;同时设计了测试模式管理模块,对整个可测性设计进行优化,可实现多个IP同时测试,并在实际芯片中得到验证.
推荐文章
SRAM的一种可测性设计
内建自测试
线性反馈移位寄存器
故障覆盖率
本原多项式
一种基于 ED T的低功耗可测性设计技术研究
EDT
低功耗可测性设计
WSA
功耗阈值
一种针对多级串联模拟电路的可测性设计技术
可测性设计
边界扫描
模拟电路
测试
一种基于可测性和低功耗的高层次综合方法
高层次综合
可测性
遗传算法
调度
模块分配
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种MCU可测性优化设计
来源期刊 电子与封装 学科 工学
关键词 MCU 可测性设计 资源划分技术 MBIST
年,卷(期) 2018,(8) 所属期刊栏目 电路设计
研究方向 页码范围 28-32
页数 5页 分类号 TN402
字数 3172字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 刘云晶 3 2 1.0 1.0
2 范学仕 4 10 1.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (17)
共引文献  (29)
参考文献  (8)
节点文献
引证文献  (1)
同被引文献  (5)
二级引证文献  (0)
1979(1)
  • 参考文献(0)
  • 二级参考文献(1)
1981(1)
  • 参考文献(0)
  • 二级参考文献(1)
1986(1)
  • 参考文献(0)
  • 二级参考文献(1)
1995(1)
  • 参考文献(0)
  • 二级参考文献(1)
1996(1)
  • 参考文献(0)
  • 二级参考文献(1)
1998(1)
  • 参考文献(0)
  • 二级参考文献(1)
1999(4)
  • 参考文献(3)
  • 二级参考文献(1)
2000(2)
  • 参考文献(0)
  • 二级参考文献(2)
2001(2)
  • 参考文献(0)
  • 二级参考文献(2)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(2)
  • 参考文献(0)
  • 二级参考文献(2)
2004(3)
  • 参考文献(0)
  • 二级参考文献(3)
2005(2)
  • 参考文献(2)
  • 二级参考文献(0)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2010(1)
  • 参考文献(1)
  • 二级参考文献(0)
2015(1)
  • 参考文献(1)
  • 二级参考文献(0)
2018(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2020(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
MCU
可测性设计
资源划分技术
MBIST
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子与封装
月刊
1681-1070
32-1709/TN
大16开
江苏无锡市惠河路5号(208信箱)
2002
chi
出版文献量(篇)
3006
总下载数(次)
24
总被引数(次)
9543
论文1v1指导