基于延迟锁相环和锁频环结构的全数字同步倍频器

• 作者: 曹玉梅 梁珍珍
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 锁频环 全数字 延迟锁相环 同步 频率分辨率 抖动性能 高倍乘因子
• 年，卷（期）: 2018,（1）
• 所属期刊栏目: 电子电路设计分析及应用
• 页码范围: 60-65
• 页数: 6页
• 分类号: TN911.8
• 字数: 3356字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2018.01.012

摘要

针对现有基于PLLs/DLLs的全数字化同步倍频器结构存在的不足,提出了一种基于双环结构的全数字同步倍频器.它由延迟锁相环和锁频环共享一个共同的参考时钟信号(FREF)构成,不需要任何模拟组件,采用Verilog-HDL语言设计,在Altera DE2-70开发板上实现合成;实验结果表明,所提出的结构相比于现有的结构,能够获得更高频率的输出时钟信号,提供更好的频率分辨率、更好的抖动性能和高倍乘因子.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	梁珍珍	商丘学院电子信息工程学院	3	2	1.0	1.0
2	曹玉梅	商丘学院电子信息工程学院	6	5	2.0	2.0