氖杂质注入条件下CFETR芯部钨杂质浓度的模拟研究

• 作者: 叶民友 吴樑 周一夫 张传家 彭学兵 徐国梁 毛世峰 罗正平 郭勇
• 来源期刊: 核技术
• 学科: 工学
• 关键词: 中国聚变工程试验堆 DIVIMP 等离子体与壁相互作用 数值模拟 钨杂质输运
• 年，卷（期）: 2018,（1）
• 所属期刊栏目: 核能科学与工程
• 页码范围: 70-76
• 页数: 7页
• 分类号: TL62+7
• 字数: 3541字
• 语种: 中文
• DOI: 10.11889/j.0253-3219.2018.hjs.41.010602

摘要

由于低质量数材料不可接受的高腐蚀率以及氚共沉积的问题,未来聚变堆中更希望使用全钨壁.由于钨在芯部的高辐射冷却率,芯部的钨杂质浓度需要限制在非常低的水平(约10-5).中国聚变工程试验堆(China Fusion Engineering Test Reactor,CFETR)要求其高功率稳态运行,全钨壁是优先考虑的方案.为了估计全钨壁CFETR的芯部钨杂质浓度,用边界等离子体物理模拟软件SOLPS(Scrape-off Layer Plasma Simulation)对下单零偏滤器位形不同氖气(Ne)辐射杂质注入速率下模拟得到边界等离子体背景,再利用蒙特卡罗杂质输运程序DIVIMP(DIVertor and IMPurity)对钨杂质的输运进行了模拟.当Ne注入速率较低、靶板温度仍然较高时,即使仅考虑靶板为钨材料,芯部钨杂质浓度依然过高.当外靶板峰值温度降低至约10 eV时,钨靶板对芯部钨杂质浓度的贡献降至可接受的水平;但当包含主等离子体室壁的贡献时,芯部钨杂质浓度仍然达到10-4的水平.因此当Ne杂质注入速率较高时,过高的芯部钨杂质浓度主要来源于主等离子体室壁.未来的工作中需要进一步关注钨壁对芯部钨杂质浓度的影响.