容错处理器阵列的多逻辑列并行重构算法

• 作者: 刘竹松 姜文超 武继刚 章子凯
• 来源期刊: 计算机工程与科学
• 学科: 工学
• 关键词: 处理器阵列 重构 容错 并行算法
• 年，卷（期）: 2018,（1）
• 所属期刊栏目: 高性能计算
• 页码范围: 24-33
• 页数: 10页
• 分类号: TP303
• 字数: 8164字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-130X.2018.01.004

摘要

处理器阵列的容错重构技术是片上网络多核、众核高性能体系结构的可靠性技术之一.现有的最大逻辑阵列并行重构技术仅对单条逻辑列的构造实现了并行化,而对多条逻辑列的同步并行仍未见可行算法.依据处理器阵列的潜在并行性,在分治策略的基础上,提出了一种阵列分块的并行重构算法.算法对处理器阵列实施横向分块划分,对每个阵列块进行并行重构,并对所得逻辑子阵列进行归并,实现了多条逻辑列的同步并行重构.与现有的并行算法相比,新算法同样能够生成最大逻辑列,并且减少了通信开销与计算中的数据冗余,有效提高了运行速度.实验结果表明,在物理阵列大小为64×64的处理器阵列上,运行速度比现有并行算法提高39.55％,并且具有良好的可扩展性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘竹松	广东工业大学计算机学院	43	252	9.0	14.0
2	武继刚	广东工业大学计算机学院	29	46	3.0	4.0
3	姜文超	广东工业大学计算机学院	28	111	5.0	10.0
4	章子凯	广东工业大学计算机学院	1	0	0.0	0.0