基于FPGA的多速率LDPC编码器和译码器设计与实现

• 作者: 张萌
• 来源期刊: 现代导航
• 学科: 工学
• 关键词: LDPC 固定码长 多速率 FPGA
• 年，卷（期）: 2018,（1）
• 所属期刊栏目: 专题研讨
• 页码范围: 41-46
• 页数: 6页
• 分类号: TN911
• 字数: 2339字
• 语种: 中文

摘要

低密度奇偶校验码(LDPC)因其性能逼近Shannon限而被广泛应用于通信系统.为满足时变或有干扰的信道上可靠传输的通信要求,本文设计并实现了一种码长固定、码率灵活可变的LDPC码.利用近似下三角形式结构的校验矩阵直接编码,通过减少信息位和增加校验位,实现不同码率的灵活切换.译码基于简化和积译码算法得到的归一化最小和算法,并采用部分并行译码形式,在保证译码效率同时,兼顾FPGA资源消耗.硬件实现采用FPGA实现码长12960比特,码率2/3,1/3和1/6的LDPC码.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张萌	中国电子科技集团公司第二十研究所	9	9	2.0	2.0