基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
多进制LDPC码比二进制LDPC码性能更加优异,但编译码算法较为复杂,近几年针对复杂的校验节点的更新计算多位学者提出了多种改进算法.提出基于查表法实现直接编码算法,以TMM译码算法为基础,对其译码性能进行Matlab仿真验证,基于硬件实现提出多个关键模块的优化设计方案,最终实现的编译码器资源消耗小、 吞吐量大.应用结果表明,该方法实现的编译码器性能与仿真结果一致,设计方案正确、 可行.
推荐文章
一种高效的多码率LDPC译码器的设计
LDPC
CMMB
最小和算法
FPGA
一种基于RS(24,20)的编译码器设计
RS编码
RS解码
伽罗华域
电路设计
高吞吐率 LD PC码编译码器的 FPGA实现
QC-LDPC
高吞吐率
FPGA
并行结构
最小和
一种高速 LD PC码译码器的设计及实现
低密度奇偶校验码
最小和译码算法
部分并行
FPGA
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种多进制LDPC编译码器硬件的实现方法
来源期刊 无线电工程 学科 工学
关键词 多进制低密度奇偶校验 查表法 TMM译码算法 现场可编程门阵列
年,卷(期) 2018,(1) 所属期刊栏目 专题技术与工程应用
研究方向 页码范围 72-79
页数 8页 分类号 TN91
字数 6122字 语种 中文
DOI 10.3969/j.issn.1003-3106.2018.01.16
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (30)
共引文献  (20)
参考文献  (16)
节点文献
引证文献  (3)
同被引文献  (13)
二级引证文献  (2)
1962(3)
  • 参考文献(1)
  • 二级参考文献(2)
1996(3)
  • 参考文献(1)
  • 二级参考文献(2)
1998(1)
  • 参考文献(1)
  • 二级参考文献(0)
1999(3)
  • 参考文献(1)
  • 二级参考文献(2)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(2)
  • 参考文献(0)
  • 二级参考文献(2)
2004(2)
  • 参考文献(2)
  • 二级参考文献(0)
2005(3)
  • 参考文献(1)
  • 二级参考文献(2)
2006(3)
  • 参考文献(2)
  • 二级参考文献(1)
2007(2)
  • 参考文献(1)
  • 二级参考文献(1)
2008(2)
  • 参考文献(1)
  • 二级参考文献(1)
2009(4)
  • 参考文献(0)
  • 二级参考文献(4)
2010(1)
  • 参考文献(0)
  • 二级参考文献(1)
2011(2)
  • 参考文献(0)
  • 二级参考文献(2)
2012(9)
  • 参考文献(1)
  • 二级参考文献(8)
2013(3)
  • 参考文献(2)
  • 二级参考文献(1)
2014(1)
  • 参考文献(1)
  • 二级参考文献(0)
2015(1)
  • 参考文献(1)
  • 二级参考文献(0)
2018(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2018(1)
  • 引证文献(1)
  • 二级引证文献(0)
2019(3)
  • 引证文献(2)
  • 二级引证文献(1)
2020(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
多进制低密度奇偶校验
查表法
TMM译码算法
现场可编程门阵列
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
无线电工程
月刊
1003-3106
13-1097/TN
大16开
河北省石家庄市174信箱215分箱
18-150
1971
chi
出版文献量(篇)
5453
总下载数(次)
12
总被引数(次)
20875
论文1v1指导