基于FPGA的高速Fast-SSC译码器测试系统

• 作者: 张小军 张德学 盛瑞平 董雁飞 高健
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 测试平台 FPGA Polar码 Fast-SSC译码器
• 年，卷（期）: 2018,（3）
• 所属期刊栏目: 电子电路设计分析及应用
• 页码范围: 743-746
• 页数: 4页
• 分类号: TN919
• 字数: 2084字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2018.03.038

摘要

为了满足Polar码高性能测试时大数据量的要求,设计了一种针对Fast-SSC译码器的FPGA硬件测试平台,包含信源、信道编码器、调制器、信道、解调器、译码器和统计模块,采用Verilog在Altera Stratix V 5SGXEA7N2F45C2上实现,并采用PCIe接口与上位机进行通信.该平台对码长1024、码率1/2的Polar码进行测试,结果表明测试频率为300 MHz、测试数据为1.4×1010位时,译码耗时仅为19.18 s.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	高健	山东科技大学电子通信与物理学院	9	27	2.0	5.0
2	张德学	山东科技大学电子通信与物理学院	24	39	4.0	4.0
3	张小军	山东科技大学电子通信与物理学院	8	5	1.0	2.0
4	盛瑞平	山东科技大学电子通信与物理学院	1	0	0.0	0.0
5	董雁飞	山东科技大学电子通信与物理学院	1	0	0.0	0.0