应用于锁相环中的锁定检测电路设计

• 作者: 娄付军 崔冰 杨骁 邱伟彬
• 来源期刊: 华侨大学学报（自然科学版）
• 关键词: 锁相环 锁定检测电路 移位寄存器 正反馈 复位
• 年，卷（期）: 2018,（3）
• 页码范围: 457-460
• 页数: 4页
• 分类号: TN47
• 语种: 中文
• DOI: 10.11830/ISSN.1000-5013.201605104

摘要

设计一种应用于锁相环(PLL)中的锁定检测电路(LDC).该电路采用移位寄存器的方式,当连续18个时钟周期内检测到锁定时,输出通过正反馈置为高电平.同时,在该电路中加入复位及强制锁定端口,采用SMIC 28 nm CMOS标准工艺库实现.仿真结果表明:当电源电压为0.9 V,参考频率在10~100 MHz范围内时,均可完成锁定检测.