基于CUDA架构的LDPC码并行译码设计与实现

• 作者: 鲁邹晨
• 来源期刊: 舰船电子对抗
• 学科: 工学
• 关键词: 低密度奇偶校验码 图像处理器 CUDA并行译码
• 年，卷（期）: 2018,（2）
• 所属期刊栏目: 工程应用
• 页码范围: 112-115
• 页数: 4页
• 分类号: TN919.32
• 字数: 3159字
• 语种: 中文
• DOI: 10.16426/j.cnki.jcdzdk.2018.02.025

摘要

低密度奇偶校验(LDPC)码具有逼近香农限特性,编码简单且纠错能力强,被大量应用于各类通信系统.近年来,基于图形处理器(GPU)独特的并行运算架构来完成高复杂度算法的加速成为科研工作者研究的热门领域.为了改善LDPC码的迭代译码时延,研究了采用CUDA并行架构实现的LDPC码高速译码技术,证明了在保证译码性能不损失的前提下,并行译码还将实现对译码步骤的加速,显著优化译码时延.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	鲁邹晨	中国电子科技集团公司第二十研究所	1	0	0.0	0.0