IP硬核无损测试技术

• 作者: 余琨 王华
• 来源期刊: 半导体技术
• 学科: 工学
• 关键词: IP硬核 片上系统(SOC) 测试技术 存储器 自动测试设备(ATE)
• 年，卷（期）: 2018,（8）
• 所属期刊栏目: 半导体检测与设备
• 页码范围: 633-638
• 页数: 6页
• 分类号: TN407
• 语种: 中文
• DOI: 10.13290/j.cnki.bdtjs.2018.08.012

摘要

针对大量IP硬核精准、快速的测试验证需求,在分析现有IP硬核测试技术的基础上,研究了IP硬核无损测试技术.通过设计模拟用户片上系统(SOC)的通用评估系统,将被测IP硬核嵌入在测试电路中,并引入软硬件补偿结构,对信号时序进行校准补偿,对IP硬核精确输入进行控制和监测.结合外部自动测试设备(ATE)与片上评测电路,实现对IP硬核的功能、性能以及可靠性等的精确验证.实际完成了一款基于片上评测电路的静态随机存储器(SRAM) IP硬核测试设计与验证,实现该IP硬核关键时序参数测试,以数据建立时间这一参数为例,分析了其具体测试方法并得到测试结果.采用该测试技术,IP硬核时间参数的测试精度可达ps级,相较于IP硬核封装后测试,充分体现了结果数据的精确性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王华		4	14	2.0	3.0
2	余琨		3	5	2.0	2.0