一种高分频下数字IC的低功耗逻辑综合

• 作者: 刘慧君 汪杰 谢亮 金湘亮
• 来源期刊: 微电子学
• 学科: 工学
• 关键词: 低功耗 异步分频 时钟门控
• 年，卷（期）: 2018,（5）
• 所属期刊栏目: 电路与系统设计
• 页码范围: 605-609
• 页数: 5页
• 分类号: TN492
• 语种: 中文
• DOI: 10.13911/j.cnki.1004-3365.170523

摘要

针对时钟分频系数较大的情况下,传统电路实现分频需要大量的寄存器,导致芯片功耗和面积增加的问题,提出了一种异步分频与门控时钟技术相结合的低功耗逻辑综合方案.基于HHGrace 0.11 μm ULL工艺,通过采用所提出的方案和使用Design Compiler工具,完成了高精度Σ-△ADC芯片中数字集成电路的逻辑综合.结果表明,使用该方案得到的数字IC的功耗为132.627 μW.与传统方案相比,功耗降低了38.88％,面积缩小了2.7％.与门控时钟综合方案相比,功耗降低了25.43％.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	谢亮	湘潭大学物理与光电工程学院	28	44	4.0	4.0
3	金湘亮	湘潭大学物理与光电工程学院	50	124	6.0	8.0
9	刘慧君	湘潭大学物理与光电工程学院	5	4	2.0	2.0
11	汪杰	湘潭大学物理与光电工程学院	2	2	1.0	1.0