一款8位高速逐次比较型ADC的设计

• 作者: 王堋钰 谭萍 钱正 高博 龚敏
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: A/D转换器 高速 逐次逼近ADC 电容分裂 MSB电容减小
• 年，卷（期）: 2018,（9）
• 所属期刊栏目: 电路设计
• 页码范围: 15-19
• 页数: 5页
• 分类号: TN402
• 字数: 2097字
• 语种: 中文

摘要

基于CSMC 180 nm CMOS工艺,设计了一款8位逐次逼近(SAR)A/D转换器芯片.采用了改进型的DAC结构,不仅解决了最高位电容对SAR ADC速度的影响,而且提高了高速动态锁存比较器电路的效率.仿真结果表明,在输入信号为25 MHz,采样频率51 MS/s的条件下进行仿真,该A/D转换器的功耗为0.61 mW,FOM值为89 fJ/conv,信号噪声失真比(SNDR)为44.34 dB,无散杂动态范围(SFDR)为51.6 dB,有效位数(ENOB)为7.07 dB.在固定单位电容的结构中,只在差分结构两端最高位各增加一个寄存器资源的条件下,以增加0.05 mW的功耗代价,使速度相对于传统结构提高了一倍.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	龚敏	微电子技术四川省重点实验室四川大学物理科学与技术学院微电子系	21	25	2.0	3.0
2	高博	微电子技术四川省重点实验室四川大学物理科学与技术学院微电子系	7	11	2.0	2.0
3	王堋钰	微电子技术四川省重点实验室四川大学物理科学与技术学院微电子系	1	2	1.0	1.0
4	钱正	微电子技术四川省重点实验室四川大学物理科学与技术学院微电子系	1	2	1.0	1.0
5	谭萍	微电子技术四川省重点实验室四川大学物理科学与技术学院微电子系	1	2	1.0	1.0