极化码半平行SCL译码器的FPGA实现

• 作者: 仰枫帆 梅晟
• 来源期刊: 无线电工程
• 学科: 工学
• 关键词: 极化码 SCL译码 半平行结构 FPGA 5G通信技术
• 年，卷（期）: 2018,（7）
• 所属期刊栏目: 信号与信息处理
• 页码范围: 560-564
• 页数: 5页
• 分类号: TP911
• 字数: 2758字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-3106.2018.07.08

摘要

在5G通信技术高标准要求下,极化码的出现给了研究人员新的方向.其在离散无记忆信道下,理论上能达到香农极限.目前,连续删除列表(Successive Cancellation List,SCL)译码算法公认具有较好的性能,然而平行结构的译码复杂度太高,而且计算单元利用率较低.为了取得硬件译码复杂度和译码性能的平衡,设计了基于半平行结构的极化码译码器,降低了对硬件资源的消耗,提高了计算单元的利用率.设计码长为1024,码率为1/2,列表宽度L=32的极化码SCL译码算法.译码器在100 MHz的工作频率下的吞吐率可达到25.60 Mbps.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	仰枫帆	南京航空航天大学电子信息工程学院	47	108	6.0	7.0
2	梅晟	南京航空航天大学电子信息工程学院	1	1	1.0	1.0