形态学滤波算法与HLS硬件设计方法的实现

• 作者: 叶海雄 王世明 陶宁蓉
• 来源期刊: 电子测量技术
• 学科: 工学
• 关键词: 形态学滤波 HLS ASIC Catapult C 功耗 面积
• 年，卷（期）: 2018,（4）
• 所属期刊栏目: 信息技术及图像处理
• 页码范围: 93-96
• 页数: 4页
• 分类号: TP391.4|TN492
• 语种: 中文
• DOI: 10.19651/j.cnki.emt.1701145

摘要

以视频图像中形态学滤波器为研究对象,针对设计集成电路芯片内嵌形态学滤波器的面积和功耗问题,通过使用高层次综合(HLS)方法设计ASIC电路,利用Catapult C综合工具仿真硬件电路,采用65与32 nm工艺及不同内存结构的形态学滤波算法以评估硬件电路中特征.结果表明,在65 nm工艺下,使用本文提出的多个交错内存硬件算法在电路面积上减少20％,功耗上至少节省36％;在32 nm工艺下,使用本文提出的算法在面积上减少3倍,功耗降低1.5倍以上.该算法具有很好的鲁棒性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王世明		135	589	12.0	21.0
2	陶宁蓉		20	28	3.0	4.0
3	叶海雄		12	12	1.0	3.0