JESD204 B接收系统同步技术研究与实现

• 作者: 姚亚峰 宛强 王巍 郭金翠
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 通信技术 JESD204B 四字节并行处理 同步技术 高速串行接口
• 年，卷（期）: 2018,（6）
• 所属期刊栏目: 电子电路设计分析及应用
• 页码范围: 1566-1571
• 页数: 6页
• 分类号: TN919.3
• 字数: 4298字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2018.06.042

摘要

针对JESD204B协议规定的接收系统的同步问题,提出了一种针对子类1的四字节并行处理实现方案.将数据流中提取的控制信息与数据信息并行处理,简化了接收系统中各种同步的处理过程,同时将电路工作时钟频率从1.25 GHz降低到312.5 MHz,简化了CMOS实现工艺要求.采用Verilog HDL实现并与XILINX官方IP核进行了对接验证,还在Design Compiler平台采用TSMC 65 nm工艺进行综合,结果表明:该设计方案在功能,工作频率等方面均能够满足JESD204B协议要求.