SoC系统超低功耗设计方法

• 作者: 何涛 唐伟文 杨瑞瑞 范伟力
• 来源期刊: 通信技术
• 学科: 工学
• 关键词: SoC系统 芯片 动态功耗 静态功耗
• 年，卷（期）: 2018,（4）
• 所属期刊栏目: 工程与应用
• 页码范围: 967-972
• 页数: 6页
• 分类号: TP302.1
• 字数: 2770字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-0802.2018.04.041

摘要

随着芯片工艺线的不断发展,CMOS集成电路的特征尺寸不断缩小,集成电路的规模越来越大.但是,使用在便携式系统、智能卡领域的芯片却对功耗越来越严格,功耗消耗已经是衡量一款芯片成功与否的重要指标.因此,提高芯片的动态能耗比和降低芯片的待机静态功耗,是业界亟待解决的技术之一.从SoC系统设计的角度出发,介绍了流水线设计、存储器分块访问、无复位端DFF寄存器的使用、系统时钟门控和后端物理低功耗实现等降低系统动态功耗的方法,和多阈值电压、电源门控、管脚和模拟器件静态功耗优化等降低芯片静态功耗的方法,并将其成功应用在了某款超低功耗专用安全芯片设计中.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨瑞瑞		4	7	1.0	2.0
2	唐伟文		2	6	1.0	2.0
3	范伟力		3	5	1.0	2.0
4	何涛		2	5	1.0	2.0