FPGA进位链实现TDC的若干关键技术问题

• 作者: 刘正阳 刘琼瑶 刘音华 李孝辉
• 来源期刊: 电子测量技术
• 学科: 工学
• 关键词: 时间数字转换器(TDC) 细测量 FPGA 进位链 校准
• 年，卷（期）: 2018,（14）
• 所属期刊栏目: 可编程器件应用
• 页码范围: 122-127
• 页数: 6页
• 分类号: TM935.15
• 语种: 中文
• DOI: 10.19651/j.cnki.emt.1801593

摘要

FPGA实现高精度时间数字转换器(TDC)的关键点是底层硬件资源中具有数量大、延时小且稳定的延迟单元.FPGA中的加法进位链因其特殊的结构满足实现TDC的基本要求,但也存在一些关键技术问题需要解决,主要包括连续进位链的实现和固化、进位链的在线校准、系统偏差校准等.针对上述关键问题,逐一进行研究,提出切实可行的解决方法,在Altera Cyclone IV和Arria V系列FPGA器件上分别进行实测验证.验证结果表明,所提方法在目前Altera的主流器件上具有一定的通用性,能够有效解决进位链实现TDC的上述关键问题,实现了量程为1 s的优于83 ps测量精度的时间间隔测量系统.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李孝辉	中国科学院国家授时中心	72	551	13.0	19.0
2	刘音华	中国科学院国家授时中心	11	15	3.0	3.0
3	刘琼瑶	中国科学院国家授时中心	4	1	1.0	1.0
4	刘正阳	中国科学院国家授时中心	6	16	2.0	4.0