LV/HV P-Well BCD[C]芯片与制程剖面结构

• 作者: 潘桂忠
• 来源期刊: 集成电路应用
• 学科: 工学
• 关键词: 集成电路制造 工艺 偏置栅结构 LV/HVP-WellBCD[C]芯片结构,制程剖面结构
• 年，卷（期）: 2018,（5）
• 页码范围: 42-46
• 页数: 5页
• 分类号: TN405
• 字数: 4142字
• 语种: 中文
• DOI: 10.19339/j.issn.1674-2583.2018.05.011

摘要

LV/HV P-Well BCD[C]技术能够实现低压5 V与高压100～700 V(或更高)兼容的BCD工艺.为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件.改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压.采用MOS集成电路芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	潘桂忠		19	50	4.0	6.0