基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
为了降低卷积码译码电路复杂度并获得较好的译码性能,设计了一种基于逻辑运算的卷积码译码方法,即利用异或逻辑运算的因果互换关系,实现卷积码译码重建.将该方法应用到(n,1,L)卷积码译码中,通过对几种常用的(n,1,L)卷积码进行译码仿真,证明该方法能顺利完成译码重建,且算法简单,易于实现.
推荐文章
(2,1,7)卷积码Viterbi译码器FPGA实现方案
Viterbi译码
FPGA
卷积码
寄存器交换
回溯
卷积码Viterbi译码算法的FPGA实现
差错控制
Viterbi译码
FPGA实现
卷积码
基于改进欧几里德算法的(n,1,m)卷积码识别
信息截获
卷积码
欧几里德算法
LTE中卷积码的译码器设计与FPGA实现
LTE
Tail-biting卷积码
维特比译码算法
固定延迟译码
FPGA
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 (n,1,L)卷积码的逻辑运算译码方法
来源期刊 通信电源技术 学科
关键词 卷积码 异或运算 因果互换
年,卷(期) 2018,(9) 所属期刊栏目 研制开发
研究方向 页码范围 65-66
页数 2页 分类号
字数 1597字 语种 中文
DOI 10.19399/j.cnki.tpt.2018.09.024
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 杨雪梅 四川大学锦江学院电气与电子信息工程学院 18 59 4.0 7.0
2 毕春艳 四川大学锦江学院电气与电子信息工程学院 11 8 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (2)
节点文献
引证文献  (1)
同被引文献  (17)
二级引证文献  (0)
1973(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2018(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2020(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
卷积码
异或运算
因果互换
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
通信电源技术
月刊
1009-3664
42-1380/TN
大16开
武汉东湖新经济技术开发区大学园路20号普诺大楼4楼
38-371
1984
chi
出版文献量(篇)
9914
总下载数(次)
58
总被引数(次)
20085
论文1v1指导